：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（）A:编程下载B:逻辑综合C:逻辑适配D:逻辑编译答案: 逻辑综合7、

点击这里，查看本门网课答案

：将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（ ）A:编程下载B:逻辑综合C:逻辑适配D:逻辑编译答案: 逻辑综合7、